IT之家 4 月 13 日音讯，据 TrendForce 今天报谈，台积电新一代封装技能 CoPoS（Chip-on-Panel-on-Substrate，基板上头板芯片封装）已在本年 2 月开动向研发团队请托斥地，整条产线预测本年 6 月完工。

据报谈，CoPoS 兴起标明行业正通过转向“拼板”料理先进封装瓶颈问题。跟着 AI 芯片光掩模（IT之家注：Photomask）尺寸不停扩大，一块晶圆能产出的芯片正在不停减少，举例英伟达 Rubin GPU 尺寸是传统芯片的 5.5 倍，传统 12 英寸晶圆如今只可容纳 7 颗芯片，某些情况下以至只可产出 4 颗。

而况方形“拼板”还能为晶圆足下率、产能带来显赫进步，恒久指标所以玻璃基板取代硅中介层（interposer）。

与此同期，台积电可能会在台南嘉义确立首条 CoPoS 试点产线，有望在当地伸开量产，整合 CoPoS、SoIC、WMCM 等先进技能分娩材干。公司还考虑将中国台湾地区的 8 英寸晶圆厂翻新为先进封装按次，现时的后段工场将合作 2nm 先进制程分娩。

机构分析合计欧洲杯体育，新竹 AP1 工场将撑抓新竹、台中分娩基地 2nm 封装需求，龙潭 AP3 工场则主要为苹果芯片提供 WMCM 与 InFO 料理决策。